線路板設(shè)計(jì)商擇優(yōu)推薦「多圖」

設(shè)計(jì)PCB電路板的10個(gè)簡單步驟

如何設(shè)計(jì)PCB板并不容易。 其他工程師花了一些時(shí)間來學(xué)習(xí)PCB設(shè)計(jì)的技巧，您可以從他們的經(jīng)驗(yàn)中受益。 如果您不熟悉PCB設(shè)計(jì)，并且仍在學(xué)習(xí)線路板設(shè)計(jì)，我們已經(jīng)整理了10個(gè)重要步驟，可用于為幾乎所有應(yīng)用程序創(chuàng)建現(xiàn)代PCB布局。

任何工程設(shè)計(jì)都有很多內(nèi)容。 任何新的電子設(shè)備都將以框圖和/或一組電子原理圖開始。 原理圖完成并驗(yàn)證后，您可以按照以下步驟在PCB設(shè)計(jì)軟件中創(chuàng)建現(xiàn)代PCB布局。 以下是PCB布局和設(shè)計(jì)步驟的完整列表：

1，創(chuàng)建原理圖,

2，創(chuàng)建空白的PCB布局

3，原理圖捕獲：鏈接到您的PCB,

4，設(shè)計(jì)PCB疊層

5，定義設(shè)計(jì)規(guī)則和DFM要求,

6，放置元件

7，插入鉆孔,

8，布線跟蹤

9，添加標(biāo)簽和標(biāo)識(shí)符,

10，生成設(shè)計(jì)文件

17條PCB布局法則，輕松搞定80%以上的設(shè)計(jì)

1、首先，我們會(huì)對結(jié)構(gòu)有要求的器件進(jìn)行擺放，擺放的時(shí)候根據(jù)導(dǎo)入的結(jié)構(gòu)，連接器得注意1腳的擺放位置。

2、布局時(shí)要注意結(jié)構(gòu)中的限高要求。

3、如果要布局美觀，一般按元件外框或者中線坐標(biāo)來定位（居中對齊）。

4、整體布局要考慮散熱。

5、布局的時(shí)候需要考慮好布線通道評估、考慮好等長需要的空間。

6、布局時(shí)需要考慮好電源流向，評估好電源通道。

7、高速、中速、低速電路要分開。

8、強(qiáng)電流、高電壓、強(qiáng)輻射元器件遠(yuǎn)離弱電流、低電壓、敏感元器件。

9、模擬、數(shù)字、電源、保護(hù)電路要分開

10、接口保護(hù)器件應(yīng)盡量靠近接口放置。

11、接口保護(hù)器件擺放順序要求：（1）一般電源防雷保護(hù)器件的順序是：壓敏電阻、保險(xiǎn)絲、抑制二極管、EMI濾波器、電感或者共模電感，對于原理圖缺失上面任意器件順延布局；（2）一般對接口信號(hào)的保護(hù)器件的順序是：ESD(TVS管)、隔離變壓器、共模電感、電容、電阻，對于原理圖缺失上面任意器件順延布局；嚴(yán)格按照原理圖的順序（要有判斷原理圖是否正確的能力）進(jìn)行“一字型”布局。

高速電路設(shè)計(jì)面臨的問題

伴隨著半導(dǎo)體技術(shù)的快速發(fā)展，時(shí)鐘頻率越來越高。目前，超過一半的數(shù)字系統(tǒng)的時(shí)鐘頻率高于100MHz。另一方面，從半導(dǎo)體芯片封裝的發(fā)展來看，芯片體積越來越小、集成度越來越高、引腳數(shù)越來越多。所以，在當(dāng)今的電路設(shè)計(jì)領(lǐng)域，電路系統(tǒng)正朝著大規(guī)模、小體積、高速度、高密度的方向飛速發(fā)展。這樣就帶來了一個(gè)問題，即芯片的體積減小導(dǎo)致電路的布局、布線很困難，而信號(hào)的頻率還在逐年增1高，邊沿速率越來越快，PCB上的電磁現(xiàn)象更復(fù)雜，適用于低速電路的電路理論知識(shí)（如基爾霍夫電壓/電流定律）可能已失去作用。此外，電子設(shè)備越來越廣泛地應(yīng)用于人們的工作和生活之中，電子設(shè)備工作的電磁環(huán)境越來越復(fù)雜，電磁兼容問題也越來越重要。

總之，電子技術(shù)的發(fā)展給高速數(shù)字系統(tǒng)設(shè)計(jì)帶來了挑戰(zhàn)，作為高速電路設(shè)計(jì)的工程師，將不可避免地面臨一些新的問題。

高速PCB設(shè)計(jì)中的阻抗匹配

阻抗匹配阻抗匹配是指在能量傳輸時(shí)，要求負(fù)載阻抗要和傳輸線的特征阻抗相等，此時(shí)的傳輸不會(huì)產(chǎn)生反射，這表明所有能量都被負(fù)載吸收了。反之則在傳輸中有能量損失。在高速PCB設(shè)計(jì)中，阻抗的匹配與否關(guān)系到信號(hào)的質(zhì)量優(yōu)劣。

PCB走線什么時(shí)候需要做阻抗匹配？

不主要看頻率，而關(guān)鍵是看信號(hào)的邊沿陡峭程度，即信號(hào)的上升/下降時(shí)間，一般認(rèn)為如果信號(hào)的上升/下降時(shí)間（按10%～90%計(jì)）小于6倍導(dǎo)線延1時(shí)，就是高速信號(hào)，必須注意阻抗匹配的問題。導(dǎo)線延1時(shí)一般取值為150ps/inch。